PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-173488

(43) Date of publication of application: 12.10.1983

(51)Int.Cl.

GO4G 3/00

H03B 5/32

(21)Application number: 57-056951

(71)Applicant: SEIKO INSTR & ELECTRONICS LTD

(22)Date of filing: 06.04.1982


(72)Inventor: SASAKI OSAMU

(54) INTEGRATED CIRCUIT FOR ELECTRONIC CLOCK

(57)Abstract:

PURPOSE: To easily execute a test and adjustment, by suspending a temperature compensation by a signal from the outside.

CONSTITUTION: A D-FF1, an invertor 2 and an NOR gate 3 turn on an FET5 only once at every rise of an output of the n-th stage of a frequency divider 4. The FET5 switches a capacitor 7 of an oscillating circuit 6. An AND-NOR gate 8 selects outputs from the h-th stage to the k-th stage of the frequency divider 4 in accordance with temperature signals 9W12, gives a clock to the FF1, and by contents of the signals 9W12, time length of on of the FET5 of each unit time is decided. In this state, when executing a test and adjustment, a test terminal 13 is set to a high level, on of the FET5 is inhibited, and at its temperature, a stable pace measurement is executed.



(19) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭58-173488

Int. Cl.³
G 04 G 3/00
H 03 B 5/32

識別記号

庁内整理番号 7408-2F 7928-5 J ❸公開 昭和58年(1983)10月12日

発明の数 1 審査請求 未請求

(全 3 頁)

9電子時計用集積回路

②特

願 昭57—56951

②出

頭 昭57(1982)4月6日

砂発明

佐々木修

東京都江東区亀戸6丁目31番1

号株式会社第二精工舎内

勿出 願 人 株式会社第二精工舎

東京都江東区亀戸6丁目31番1

号

份代 理 人 弁理士 最上務

明都會

1. 発明の名称 電子時計用集積回路

2. 特許請求の範囲

デジャル的に参腹を制御する礁度補償つき電子時計に於て、外部からの信号によつて前配温度補償を中止し得るように補成されたことを特徴とする電子時計用集積回路。

3. 発明の詳細な説明

本発明はデジタル 護廃補償つき電子時計の集釈 回路に停するものである。

従来、電子時計の高精度化は、温度特性の優れた水晶振動子、例えばATカット水晶振動子などを使用したり、水晶発振回路に混成補償コンデンサを使用するなど、アナログ的な補償によつてなされて来た。しかし、とのような方式は、いずれもコストが高くなるので、集積凹路の製造技術の向上に伴い、集積回路で歩度の補償をする方式の

本発明は上配の点に置み、外部からのほ号によって温度補償を中止できるように構成された集積 回路によつて、テストや開撃を容易にしようとするものである。

次に、第1回に示す一実施例に基づき、本発明 を詳細に説明する。第2回は第1回の回路の動作 ォイミング回である。第1回に於て、Dフリンブ

フロツブ1とインパータ2とH0Rゲート5 は、 分周器 4 の出力 Q.R. の立上に毎に 1 回だけ N.チャ オルトランジスタ 5 をオンさせる。この肖チヤネ ルトラングスタ5は発掘回路&につけ加えられた コンデンサフをスイツチングする。 A N D-NOR ゲート 8 は温度信号 9 ~ 1 2 に従つて分周器 4 の 出力 Qh, Qi, Qj, Qk を選んでDフリップフロッ ブ1のクロック信号とするので、温度信号 9~12 の内容によつて、単位時間当りのNチャネルトラ ンジスタ5のオンしている時間の長さが決まる。 - との様にして得られる歩度の温度特性は第5回 の実积で示すような曲線となる。しかしながら、 との曲線は長時間の平均値としての歩度であつて、 . 短時間の参度を爾定 しょうとすると、 N チャネル トランジス45のオン・オフの周期で測定値がゆ らいでしまり。そとで、テスト又は胸を時にはテ スト端子(3をHIにすることにより、Nチヤネ ルトランジスタ5がオンすることを禁止すれば、 果3回の破解で示したような、その温度に於て安 定した歩度を測定することができる。

特開昭58-173488 (2)

以上のよう化本格明化よれば、デジャル無度補 債つき電子時計に於て、テストや顕常が短時間で 容易に実行できる効果がある。

4. 図面の簡単な観明

第1 図は本発明の一実施例の回路図。

第2 図は第1 図の同路の動作をイミング図、

第3回は第1回の回路の歩電一張度特性を示す グラフである。

1 … Dフリップフョップ、

2 … インパータ、 3 … N O R ゲート、

4 ... 分周器。 6 ... 発掘回路。

5…ドチャネルトランジスタ、


7 ··· コンデンサ、 8 ··· AND-NOR ゲート、

ソ~12…個度信号、13…テスト第子。

14…歩度の温度特性、

15…テスト 계子をHIにしたときの歩度の観度特性である。





排開昭58-173488 (3)

